Tugas Pendahuluan 1 - Modul 4 - Percobaan 1 Kondisi 11
2. Gambar [Kembali]
Rangkaian merupakan Shifr Register dengan jenis SISO (Serial Input Serial Output) Yaitu data akan masuk satu-persatu dan dikirimkan satu-persatu. Data akan masuk pertama kali ke Output 1 atau Q1 yaitu LSB nya. Karena serial perpindahan data terjadi setiap 1 clock bergeser.
Sebelum itu Pada rangkaian menggunakan 4 JK flip flop dengan R dan S dibuat High karena bersifat Active LOW agar tidak mempengaruhi output. Lalu pada JK dihubungkan dengan 1 switch yang nantinya pada J langsung dengan input dari switch sedangkan K akan diberi gerbang not. Permberian gerbang Not bertujuan agar bit atau data yang dimasukkan ke J K dapat keluar sesuai dengan data masukkan. Jika memasukkan data 1 maka J haruslah Aktif sedangkan K mati, saat memasukkan data 0 maka J haruslah mati atau 0 sedangkan K adalah 1 atau High. Karena itu dibutuhkan gerbang not untuk membedakan input dari J dan K.
Output Q dan Q' pada JK flip flop pertama akan diteruskan sebagai Input dari J K flip flop selanjutnya. Dengan menggunakan input tersebut maka flip flop akan memiliki output yang sama dengan flip flop sebelumnya sehingga data yang dikirim pada flip flop 1 akan berpindah ke flip flop berikutnya sesuai dengan clock yang diberikan. Ini berlaku untuk kedua data biner 1 dan 0. Untuk membuat data yang masuk menjadi 1 atau 0 maka perlu memainkan switch 6 pada rangkaian. Saat SW6 aktif maka diberikan data 1 dan yang akan muncul pada output 1 setelah diberi clock akan sama seperti inputan yang diberikan yaitu bit 1. Sedangkan untuk nilai 0 juga memiliki cara yang mirip, untuk menghasilkan 0 maka SW6 di hubungkan dengan ground maka Flip flop 1 akan bersifat reset maka output pada Q akan 0 begitu juga dengan ouput pada flip flop seterusnya.
Perpindahan data secara seri tadi masuk satu persatu sesuai keadaan clock, setiap 1 clock maka data akan bergeser dari kiri ke kanan. Data yang masuk pertama kali adalah bagian LSB dan yang terakhir masuk adalah MSB. Data akan tersimpan semuanya pada fase clock ayng sama dengan jumlah bit pada data.
Misalkan data 4 bit maka pada fase clock ke 4 semua data sudah tersimpan dan siap untuk dikirimkan. Untuk menahan data tersebut agar diam Maka kita dapat mematikan SW 5 sehingga clock yang diberikan ke semua flip flop akan mati maka tidak akan terjadi pergeseran/perpindahan data sebab flip flop dalam kondisi tanpa perubahan.
Untuk membuat data sesuai kondisi yang diberikan modul yaitu data 1010 maka SW6 pertamakali akan dihubungkan dengan ground sehingga data 0 akan dikirimkan pertam kali yang berperan sebagai LSB. Lanjut sebelum fase clock berikutnya mengalami fall time maka SW6 dipindahkan ke sumber listrik sehingga ketika terjadi fall time pada clock selanjut bit 1 akan dapat dimasukkan dan bit 0 tadi akan bergeser ke ouput 2. Lalu untuk bit ke 3 yaitu 0 dengan cara yang sama SW 6 dipindahkan ke ground sebelum fase clock berikutnya mengalami fall time. Maka pada output 1 data 0 akan muncul dan data 1 yang sebelumnya ada disana akan bergeser ke output 2 begitu juga dengan nilai pada output 2 sebelumnya akan berpindah ke Output 3. Untuk memasukkan nilai MSB dapat dilakukan dengan cara yang sama yaitu menghubungkan dengan sumber listrik agar data yang muncul berupa 1. Maka pada fase clock ke 4 tadi pada rangkaian terlah menyimpan Data 1010, untuk dapat memastikan data tersebut benar dapat mematikan SW 5 saat itu juga sehingga clock berhenti maka nilai dari output masing masing flip flop akan ditahan.
Fase beruutnya saat clock diaktifan maka data akan mulai dikirim satu-persatu mulai dari yang paling kanan yang berperan sebagai LSB. agar pengiriman data dapat terlihat dengan jelas maka pada SW6 dihubgunkan dengan ground sehingga setiap fase berikutnya terjadi pergesaran dari data akan jelas terlihat hingga pada fase clock ke 8 semua data sudah terkirim.
Jika terdapat n-bit maka pada SISO berlaku:
Data pertama tersimpan = Fase clock 1
Semua data tersimpan = Fase n
Data Pertama teririm = Fase n+1
Semua data terkirim = Fase 2*n
Tidak ada komentar:
Posting Komentar