Tugas Pendahuluan 1 - Modul 2
2. Gambar [Kembali]
.png)
3. Video Simulasi [Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
Pada J-K flip-flop inputan untuk
R dan S bersifat active low, karena input yang diberikan berlogika 1 maka dapat
dikatakan R dan S dalam kondisi tidak aktif atau tidak menghasilkan perubahan. Maka,
output hanya akan dipengaruhi oleh inputan J, K dan Clock. Pada rangkaian Input
untuk J = 1 karena terhubung dengan VCC dan K = 0 sebab terhubung dengan ground. Konsep dari J-K flip flop sendiri yaitu akan terjadi perubahan
pada outputnya jika terdapat clock. Pada kondisi ini J berlogika 1 sehingga bertinda
sebagai set, maka output yang dihasilkan
pada Q akan bernilai 1 dan Q’ bernilai 0. Dengan clock yang terus berjalan Kondisi Output Q= 1 dan Q’ = 0 akan terus
dipertahankan karena yang berlogika 1 adalah J yang bertindak sebagai set dan ketika
Clocknya fall time kondisi sebelumnya akan terus dipertahankan selama iputan J
dan K tidak diubah.
Pada D-Flip Flop yang pertama
kali diperhatikan ialah inputan R dan S, disini R dan S juga bersifat active
low. Sehingga saat inputannya diberi logika 1 maka tidak akan memiliki pengaruh terhadap outputnya.
Selanjutnya, diperhatikan dari input D. Input D tidak memiliki nilai sama
sekali sebab B5 yang seharusnya menjadi inputan tidak dihubungkan ke D. Pada
Konsep D flip-flop merupakan R-S flip flop yang input nya digabung menjadi satu
namun Inputan R diberi inverter. Maka, pada kondisi ini D flip-flop bersifat
reset dan mengeluarkan output berlogika Q= 0 dan Q’=1. Namun, setelah beberapa
saat kondisi itu berbalik sehingga Q =1 dan Q=0 hal ini terjadi sebab inputan dari
D itu tidak diketahui sehingga sistem akan membacanya memiliki logika 1 yang
membuat outputnya berganti.
Tidak ada komentar:
Posting Komentar