Laporan Akhir - Percobaan 1 - Modul 3
Counter
Gambar 1. Jurnal Percobaan
A. Alat dan bahan Percobaan (Modul D'lorenzo)
1. Jumper
Gambar 1. Jumper
2. Panel DL 2203D
3. Panel DL 2203C
4. Panel DL 2203S
Gambar 2. Modul De Lorenzo
B. Alat dan Bahan (Proteus)
- IC J-K Flip Flop (74LS112)
.png)
Tabel Kebenaran J-K Flip Flop
Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.
2. Power DC
 |
3. Switch (SW-SPDT)
4. Logicprobe atau LED
Percobaan 1. J-K Flip Flop dan D Flip Flop
Rangkaian ini merupakan counter Asyncronous yaitu setiap clock pada masing-masing flip flop berbeda, hanya flip flop pertama yang memiliki clock murni dan pada flip flop selanjutnya mendapatkan clock dari output flip flop sebelumnya. Sebelum itu, pada flip flop JK yang digunakann terdapat kaki R S dengan sifat active LOW yang diberi input 1 sehingga tidak aktif. lalu Kaki J K diberi logika 1 pada keduanya sehingga flip flop akan mengalami togle pada saat kondisi fall time pada clock.
Saat clock pertama kali hidup belum akan menghasilkan output yang berbeda atau sedang dalam kondisi rise time. Lalu pada saat clock fall time flip flop 1 akan aktif sehinngga output Q = 1 karena kondisi togle. Q tadi akan diteruskan menjadi clock untuk flip flop 2 dan Q2 menjadi clock untuk flip flop 3 serta Q3 menjadi clock bagi flip flop 4.
Karena toggle pada output Q1 tadi maka ada perubahan dari 0 ke 1 yang mana akan diteruskan untuk clock dari flip flop 2 dan pada kondisi in perubahan yang terjadi ialah rise time. ini tidak akan membuat Flip flop 2 menjadi aktif sehingga Q2 = 0 dan begitu juga flip flop 3 dan 4. Saat kondisi fall time kembali terjadi pada clock flip flop 1 menyebabkan JK flip flop akan aktif dan terjadi kondisi togle sehingga output pada Q1 berubah dari 0 ke 1 yang akan diteruskan ke flip flop 2. Perubahan yang diteruskan Q1 ke clock flip flop 2 ialah fall time sehingga flip flop 2 aktif dan mengalami toggle sehingga output Q2 akan berubah dari 0 menjadi 1, namun untuk Q3 tetap akan nol karena perubahan yang terjadi pada input clock Flip flop 3 masih rise time begitu juga dengan Flip flop 4 yang clock masih berada pada 0.
Jika siklus tersebut terus berulang maka daapat dinyatakan bahwa flip flop akan aktif saat inputan clock yang didapatkan dari flip flop sebelumnya telah mengalami perubahan 1 ke 0 atau fall time. Jika diaamti kembali pada LED yang bertindak sebagai output maka LED N akan aktif jika LED sebelumnya telah mengalami perubahan dari mati ke hdup. Pola yang terbentuk dari output flip flop sama seperti perhitungan bilangan biner dengan 4 bit yaitu dari 0 sampai 15. Saat telah mencapai nilai puncak yaitu 15 atau LED semuanya menyala maka saat fall time berikutnya LED semuanya akan mati atau perhitungan biner kembali dimulai dari 0 0 0 0.
Output paling awal yaitu flip flop 1 adalah LSb karena paling sering berganti output dan Output flip flop 3 adalah MSB sebab memberikan nilai yang besar saat berubah tanda.
1. Analisalah output yang dihasilkan pada percobaan 1 berdasarkan masing-masing flip flop
jawab:
Rangkaian counter ini merupakan jenis asyncronus yaitu Clock pada setiap flip flop berbeda. Karena berbeda maka clock dari flip flop akan bergantung kepada output yang dihasilkan oleh flip flop sebelumnya. Ketika flip flop telah mengalami 2 siklus fall time pada clocknya yang berarti telah terjadi 2 kali toggle pada nilai outputnya maka akan mengaktifkan flip flop setalhnya sebab keadaan fall time terjadi ketika flip flop output sebelumnya berubah dari 1 menjadi 0.
Jika dilihat dari timing diagram pada percobaan 1 maka flip flop akan aktif jika pada ouput sebelumnya terjadi perubahan kondisi 1 ke 0 atau mengalami fall time. Setiap kali fall time pada output flip flop (Menyala -> mati) maka flip flop sesudahnya akan aktif dan mengalami togle. Hasil output pada setiap seperti perhitungan biner 4 bit yang dapat menghitung dari 0 - 15. saat semua flip flop aktif berarti telah mencapai nilai desimal 15 dan akan menghitung kembali dari 0. untuk flip flop 1 adalah sebagai LSB dan output ff 4 atau terakhir adalah sebagai MSB.
2. Jelaskan kenapa flip flop terakhir disebut MSB
Jawab:
MSB berarti setiap kali perubahan nilai dari flip flop tersebut akan menghasilkan perubahan nilai yang paling besar. Hal ini karena flip flop terakhir hanya dapat akti ketika flip flop sebelumnya telah mengalami perubahan nilai dari 1 ke 0 dan itu membutuhkan 2 siklus flip flop sebelumnya. dan karena flip flop tersebut adalah Asyncronus maka akan terjadi perubahan nilai paling lambat karena menunggu glip glop sebelumnya mengalami 2 perubahan.
Tidak ada komentar:
Posting Komentar